@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
確か、Xilinx か Altera の IP で知った、Interlaken Chip-to-Chip Interface。
その、Interlaken Chip-to-Chip Interface を SiFive がサポート？
サポートするのは、次の3つのタイプ。
- Interlaken-1200
- Interlaken-1000
- Interlaken-600
1.2Tbps の場合は、24 lanes x 56G SerDes または 48 lanes x 25G SerDes
ユーザー側のインターフェースは、128-bit or 256-bit
128-bit で最大150Gbps、256-bit で最大100Gbps
8 x 256-bit で 1.2 Tbps
24 lanes / 48 lanes の SerDes って、結構シリコン面積食いそう。
