@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
Intel と Synopsys が PCIe 5.0 の接続テストを公開だって。
下にあるボードがマザーボード。ということで、Sapphire Rapidsの A0はすでにあるということね。
マザーボードに刺さっているのが、SynopsysのIPが載ったボード。
コネクタに近い方のチップが PCIe IP が載っているほうね。
Synopsysのアナウンス。
The DesignWare Controller, PHY, and Verification IP for PCIe 5.0 in a wide range of FinFET processes from 16-nm to 5-nm is available now.
とあるが、16nm でも実装できるのか？
