Linuxが動くRISC-Vコア続々、MMUだけでなく、L2-Cache搭載が増えてきた

Andes と Codasip から L2 Cache ありの RISC-V コアがアナウンスされていますね。

Andes A27L2 and AX27L2 cores というのが、L2 Cache あり。L1/L2ともに、ECCをサポート。ということはサーバーも意識したコアなんだろうか？
Andes A45MP and AX45MP ccores というのが、L2 Cache なし。

Coasip の A70XP は、4コアまでのMPサポート。SIMD付。Q1 2021リリース。L2 Cache は全コア共用。

RISC-V は、Linuxというエコシステムを利用することで、PCからサーバーまでの領域で利用されていくと思う。
そのためには、MMU、L2-Cacheが必要ですね。次は、CPU間通信部分ですね。これって、RISC-Vでは決まっているのでしょうかね。