RISC-VをUVMで検証！

Vengineerの戯言 : Twitter、Slideshare
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Step-by-step Tutorial for Connecting Questa® VIP into the Processor Verification Flow

CodasipのRISC-VコアをMentorのQuesta VIPを使って、UVMで検証するというお話。

Instruction accurate CodALのReference ModelとCycle accurate CodALのSynthesizable RTLをUVMを使って検証。

RISC-VコアのBerkelium Coreに、Registers Agent、ASIP Agent、Decoder Agentを接続し、
Berkelium CoreとMemory間にはQuesta VIP (Monitor) でプロトコルチェックしているようですね。

で、Questa VIPって、おいくらなんだろうか？