Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

SystemC Japan 2009:レポートその1

Verification Engineerの戯言

SystemC Japan 2009のレポート第1弾。
なお、このブログにセミナーの内容を書くことについては、事務局(EDA Express)から許可を得ています。

富士通マイクロエレクトロニクスにおける上流設計手法の適用事例」by 中村和正さん

富士通マイクロエレクトロニクスは、富士通から分社するずーと前からSystemCによる上流設計を行っています。

今回の事例発表は、自動車用グラフィックディスプレイコントローラ(製品導入済み)に対するものでした。
いかに製品の出荷の前倒しをするか?
これを解決するために、ソフトウェア先行開発を行うというものです。

ハードの設計・検証と同時にソフトの設計・検証を行う。
では、どうすればいいのか?ソフトを動かすためのモデルを開発し、ハードと協調検証する作戦です。

アプリケーション、ライブラリ(OpenGL/OpenVC等)はそのまま実機でも使えるようにし、
その下の層をSystemCモデル、エミュレータ、実機と切り替えて、ハード・ソフトの協調検証を行います。

このアイデアは、「検証の王道」であります。
この「王道」に対してどうすすめていくか、
ポイントは、ハード側とのインターフェースとなるドライバ部分の工夫です。
SystemCモデルに対してはSystemC Driver、エミュレータや実機ではPCIe Bus Driverを使います。

SystemC DriverとSystemCモデルをどのように繋げるかです。
アプリケーション部とSystemCモデルをプロセス間通信で接続するように、
SystemC DriverとSystemCモデルを作り込んでいるところがポイントですね!
で、実際にどのように実装しているかは、???

また、SystemCモデルをOSCIシミュレータで動作させているので、ツール費用がかからないというのも重要です。
ハードの設計・開発ツールの費用は、ソフトの設計・開発ツールの費用の1桁から2桁違いますので!
もし、SystemCモデルをESLツールベースに開発していたら、
多くのソフト担当者が利用できないので、今回のような開発期間短縮はできなかったと思います。

いかに、開発投資とのバランスを考えるかも、大きなポイントだと思います。

P.S
この日記は、マイケル・ジャクソンの追悼特集(Billie Jean、Thriller、Beat It、Bad)をGyaOで聞きながら書きました。

検証、Verification、SystemC