HLS ： System RacerからC-to-Verilogに！

Verification Engineerの戯言

9月18日(金)に日記C-to-Verilogで紹介したC-to-Verilogの元の技術は、System Racerというものです。
イスラエルのHaifi大学の技術です。

C-to-VerilogのWebのContactのペインをクリックすると、
Nadav Rotemさんにアクセスするようになっていますが、
彼はHaify大学のPh.Dです。彼のホームページにSystem Racer(C-to-Verilog)の技術に関する論文がリストアップされています。
研究発表は、現在の行っているようです。GoogleやIBMでもプレゼンテーションしているようです。

検証、Verification、HLS