HLS ： Catapultの検証フロー

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Give the people what they want: HLS for RTL verificationは、MentorのShawn McCloudさんの記事。

    HLSの2つのメリット。それは、2つのFasterです。

    1つ目のFasterは、'''Faster time to RTL'''です。
        ManualでRTL記述するより、HLSを使った方が速くRTLを手に入れることができます。

    2つ目のFasterは、'''Faster verification Fewer bugs'''です。
　　　　RTL検証よりC/C++などのより抽象度が高い記述での検証は
        より速く論理バグを見つけることができます。

本記事では、2番目のFasterについて説明しています。
そして、記事内の図１(2010.1でのHLS調査)を見ると、
1つ目のFasterより2つ目のFasterがHLSを使う理由になっています。

Catapult Cでは、検証用にSC_Verifyというものを提供しています。
図3にあるようにSC_Verifyを使うことで、
C++モデルと生成したRTLとの期待値比較が比較的簡単にできるようになるようです。

ForteのCynthesizerでも同じように検証フォローがあります。CtoSでもあるのでしょう！
(Forteさん、詳細はわかりませんが、以前、セミナーで聞いたことがあります。間違っていたら、ごめんなさい
ケイデンスさん、詳細はまったくわかりませんので、書けません。すみません。)

HLSはDesignだけでなく、Verificationにもメリットが多いのです。

是非、うまく利用しましょうHLSを！

検証、Verification、HLS、Mentor