SystemC Japan 2010 ：富士通アドバンストテクノロジの事例

SystemC Japan 2010、レポート第3弾

      ASIC適用に向けた高位合成設計技術への取り組み

          富士通アドバンストテクノロジ、中山さん

富士通グループでは、かなり前からSystemCの取り組みを行っている。
今回は、CtoSとSLECを利用した高位合成の適用事例。

高位合成の方がゲート数、ライン数ともに、Good。

ECOフローも評価。CtoSのインクリメンタル合成結果をConformalにてチェック。
クロックゲーティング挿入もCtoSでき、RTL設計と同等な結果。
SLECとの連携で等価性検証も問題無し(ルネサスの事例と同じ)

以上の結果から、CtoSは、ASIC適用事例 OK

今後、HLSは、

        ForteのCynthesizer
        MentorのCatapult-C
        CadenceのCtoS

の3ツールの戦いか？

検証、Verification、SystemC、HLS

Vengineerの妄想(準備期間)