EDAOnlineの記事 ： リコーの事例

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Cynthesizerユーザー交流会2010の事例発表 ： リコーでは、発表内容の詳しいを書かなかったのは、
当日、日経の小島さんがいらしていたからです。

ということで、
「高位合成が普通に使うツールになった」，リコーの複合機向けASICの開発者が講演
がアップされました。

記事の内容は、30分間に話されたことがすべて書かれています。

検証、Verification、HLS

P.S

世の中、フルハイビジョンテレビが普通になりましたが、
このフルハイビジョンですら、画素数は2Kx1Kです。
ソニーやパナソニックが業務用として出しているのが、4Kx2K(Youtubeでもサポートされましたね)

今回のリコーの事例にあるように、600dpiでA4を出力すると、画素数はざっくり、8Kx4Kです。

つまり、今のハイビジョンより、4x4=16倍の画素を処理する必要があるのです。
それも、発表資料にありましたが、1分間に75枚。

どうですか、この領域の画像処理、ASICじゃないとなかなか実現できないんですね！
Twitterにも、ASICが使えるんだというのが流れていましたが、ASICしか使えないんだなんです。実は、