Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2010-11-09から1日間の記事一覧

EDAOnlineの記事 : リコーの事例

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Cynthesizerユーザー交流会2010の事例発表 : リコーでは、発表内容の詳しいを書かなかったのは、 当日、日経の小島さんがいらしていたから…

AMIQのDVT

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのブログ:"We Want UVM 1.0! When Do We Want it? Now!" の最後の方にあったAmiqのDVTがUVMコンプライアンス・チェッカーを実装…