Verification Engineerの戯言
SystemC Japan 2010、レポート第2弾
ルネサスエレクトロニクスにおける高位設計適用事例 ルネサスエレクトロニクス、野中さん
CadenceのCtoSとCalyptのSLECを使った事例。
事例数は、3つ。すべて画像処理IP。
600kG(SoC)、33kG、80kG
事例数は、3つ。すべて画像処理IP。
600kG(SoC)、33kG、80kG
設計期間は、概ね半減。等価性検証期間も半減。
設計期間短縮は、RTL検証からSystemC検証が大きいと思う。
この事例の結果から、高位合成でも等価性検証は、普通にやるものになったのだろう。
大規模&高速化が今後、SLECに期待すること。。。
検証、Verification、SystemC
