SystemC Japan 2010 : HLSと等価性検証

Verification Engineerの戯言

SystemC Japan 2010の講演では、HLSと等価性検証の内容が濃かった思う。
ちょっと前までは、HLSはRTLより良い回路(Area, Speed, Power)になるかどうか？
という内容だったので、状況が変わったのだろう。

HLSとRTLの結果が同程度になっても、HLSの前と後で機能(論理)が同じにならないと困る。

そこで等価性検証が必要。

C/C++/SystemCとHDLの等価性をチェックしてくれるのは、CalyptoのSLEC。
HLSの選択肢は幾つかあるのに、こちらはSLECのみ。
でも、HLSを提供しているベンダでないところはGood。

論理合成ツールとRTL-Gateの等価性チェッカが同じベンダのものを使っているのって
結構あるので、今のHLSとSLECの関係は非常に好ましいと思う。

いずれ、HLSも2,3社に淘汰されるだろう。
そのとき、SLECだけではちょっとまずいとは思うが、
当然、大手EDAベンダーもそれなりに考えているだろうに。

検証、Verification、HLS