赤星さんのセミナー

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

開発効率を引き上げるディジタル・ハードウェアの検証技法＠CQ出版セミナ・ルームに終日いた。

10:00 - 17:00、内昼休み1時間

びっしり、赤星節が聴けた。

        SystemVerilogのクラス
        VMMのvmm_data, vmm_xator, vmm_channel, vmm_atomic_gen, vmm_env
        アサーション(OVL)

6時間ではかなり無理があったが、ぜひ、使ってもらいたいです。
ModelSimでVMMを使うためには、‎ModelSim Xilinx Edition (XE)でVMMを使ってみるを参考にしてください。

本セミナーのことは、FPGAの部屋:CQ出版のセミナに行ってきましたにもアップされています。

　　講義の最初の部分は、どうすれば、より効率的に検証できるか？
　　
　　そのためには？

　　Twitterでもつぶやいているが、
　　技術ではなく、「もしドラ」のドラッカーの本を読むと、閉塞感を破れると思う。
　　エンジニアだからこそ、ドラッカーを読む。

　　　プロフェショナルの条件、
　　　テクノロジストの条件、

　　は必読本だ！

　　是非読んでください。損は絶対にしません。

検証、Verification、systemVerilog、Assertion、VMM