UVM 1.0でTLM 2.0が実装されますが、たぶん、VMMをベースにしているのだと思います。
そこで、VerilabのサイトにあるInteroperable testtbenches using VMM TLMをチェックしてみましょう！
そこで、VerilabのサイトにあるInteroperable testtbenches using VMM TLMをチェックしてみましょう！
SNUGで発表されたもので、VerilabとSynopsysの共著です。
VMM 1.2のTLMだけでなく、SystemCのReference modelとの接続事例も載っています。
VCSのTLIというものを使って、VMM 1.2 TLMとSystemC TLM 2.0の接続を行っています。
VCSのTLIというものを使って、VMM 1.2 TLMとSystemC TLM 2.0の接続を行っています。
ちょっと、チェックしてみてはいかがでしょうか？
検証、Verification、SystemVerilog、VMM、Verification Methodology Manual
