Virtual Panel Discussion

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

本当に久しぶりに、CoolVerificationがアップされた。

Virtual Panel Discussion: System Level Verification on Thursday, November 18

時間は、Time: 4:30 pm - 5:30 pm EASTERN TIME(日本時間では、いったい)

参加メンバーは、引用

    Moderator: Clive (Max) Maxfield, Vice President, TechBites Interactive

    Panelists:

        * JL Gray, Vice President, Verilab, Inc.
        * Jack Donovan, Founder, SystematIC Design
        * Brian Bailey, President, Brian Bailey Consulting
        * Rajeev K. Ranjan, Chief Technology Officer, Jasper Design Automation

です。

時間があえば、参加したいのだが、、、、

検証、Verification、Virtual Platform