VirtuaLAB

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

とあるものを見ていたら、Mentorには、VirtuaLABというものがあるのを知りました。

メンター・グラフィックス、次世代エミュレーション・プラットフォーム Veloce2とVeloce VirtuaLABをリリース

4月25日にプレス発表していたのですね。

一般的には、Virtual PlatoformのH/W部を高速化するために、Virtual Prototypeを利用しています。
SynopsysとCadenceは、そのようです。

一方、MentorのこのVirtuaLABは、エミュレータ(Virtual Prototype)が中心でCPUもエミュレータ内で動きます。外部I/O(USB、Ethernet、PCI Express)などをソフトウエアのモデルを接続します。
この点がSynopsysとCadenceとは違いところですね。

MentorがVirtual Platformを持っていないから、それともエミュレータに力を入れているから、
このようになったのかわかりません。
(Vistaがあることをすっかり忘れていました。関係者の皆様、ごめんなさい。
Vistaとエミュレータで協調できるの？)

どちらの方法が良いかは一概には言えませんが、
今まで使っていたエミュレータが利用できるのはユーザにとっては嬉しいですね。

今年のセミナー(例年なら8月末から9月頭に開催)でセッションがあると嬉しいのですが。。。

検証、Verification、Mentor