ARM ACEをUVMで検証

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

EETimesに掲載されたACE'ing the verification of a cache coherent system using UVMは、ARM AXIの拡張機能であるACEをUVMで検証するというお話。

内容の多くは、Cache Coherency とは何かのということと、それがACEではどうなっているか。
組み込みの世界でも Cache Coherency は当たり前になりましたからね。。

UVMなので、Sequencer、Driverという構成に、Sequenceを投げ込むという方法。
UVMで重要なことなんですが、非常に分かりづらい部分。ドキュメントにもあまり書かれていない。。

Figure12では、Jump-backなることもやっています。
えと、main_phaseはともかく、standby_phaseってあったのですか？いつからですか？

検証、Verification、Synopsys、UVM