FPGAでもSystemVerilog

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

DesignCon 2013が来週(1/28-31)に開催されますね。

各カテゴリのPAPER AWARD WINNERSは公開されています。

とあるツイートでリンクが貼られていたのが、
What, If Anything, In SystemVerilog Will Help Me With FPGA-based Designs?。
DesignCon 2011でのStuart Sutherlandさんの論文。

Sutherlandさんは、
このような論文でずーとSystemVerilog(その昔はVerilog-2001とかも)を紹介しています。

そういえば、Sutherlandさんが日本に来て、同じような内容のプレゼンテーションしたときに、
「SystemVerilog for Design」の初版の原書にサインしてもらいました。
(翻訳本も出ていましたが、私は原書を持っていたので、それにサインしてもらいました)

いま、何処かに埋れていますが。。。

検証、Verification、SystemVerilog