第一回未踏シンポジウムに行ってきました

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

先週の金曜日(2013年3月22日)に秋葉原で行われた第一回未踏シンポジウムに行ってきました。

行くきっかけは、Twitterのフォローに未踏のスーパークリエイターがいて、その人のツイートから。

プログラムにあるように、事務方の開会挨拶の後、基調講演でした。
その後、5組6人のプレゼンテーション(その後のパネルディスカッションでずーと5組ではなく5人と)。

2組は現役の学生、3組は起業組みでした。

私は「伊藤 剛浩 氏、川田 裕貴 氏（筑波大学 学生）」のプレゼンテーションを見るのが目的です。

Open Design Computer Projectは、二人が立ち上げたプロジェクトです。
伊藤さんがハードウェア担当、川田さんがソフトウェア担当。
CPUを作っていた伊藤さんとOSを作っていた川田さんは、大学に入ってから知り合ったようです。

プレゼンテーションの後、IT企業の代表取締役あるいは分門長レベル、大学の教授、ベンチャーキャピタルの人々によるパネルディスカッション。

「突出した人材」をどう生かすか、という感じで進んでいましたが、
後半、技術はいいんだけどビジネス感覚がないからね～とかなってしまって、
ちょっと違うでしょう状態。この件は別途書きたいと思います。

定刻通り、パネルディスカッションが終了し、17:40に終了。その後、懇親会に。
懇親会、何故か、プレゼンテーター及びパネルディスカッションの参加者が全員いません。
半分です。ちょっと、残念。

私は、伊藤さんと川田さんとお話ししたいかったので、どうでも良かったのですが。

懇親会では、お二人といろいろなことをお話しました。その中でひとつだけ。

    今の時代、スピード。
    動くものをいかに早く/速く出すか。
    そのためにはある程度の妥協は必要。

ということ。

帰りの電車の中でOpen Design Computer Projectの各ソースコードを眺めました。
設計データはあるのですが、テストデータはプログラムだけ。検証環境がありません。
でも、私、CPUの検証ってしたことないので良くわかりません。

どのようにすればいいのでしょうか、皆さんの経験や知恵を借りたいです。
ブログへのコメント、メール、Twitterに、お願いします。

検証、Verification、お仕事