BOOM と FIRRTL

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Rochet Chip Generator

Rocket Chipのビルドと同じように。

The Berkeley Out-of-Order Machine (BOOM) Design Speci cation

BOOMをビルドしてみる。

Page.8 : 1.4 Quick Startの以下のコマンドを実行

    $ export ROCKETCHIP_ADDONS="boom" 
    $ git clone https://github.com/ucb-bar/rocket-chip.git 
    $ cd rocket-chip 
    $ git checkout boom 
    $ git submodule update --init 
    $ cd riscv-tools 

    ここで、RISCV環境変数を設定する
    $ export RISCV=/pathto/rocket-chip/riscv-tools

    $ git submodule update --init --recursive riscv-tests 
    $ cd ../emulator
    $ make run CONFIG=BOOMCPPConfig 

    [error] (rocketchip/compile:run) Nonzero exit code: 1
    [error] Total time: 18 s, completed Oct 23, 2016 11:56:32 AM
    make: *** No rule to make target `run-bmark-tests', needed by `run'.  Stop.

    エラーになっちゃった。

FIRRTLをビルドしてみる。

　・verilator と sbtをインストール後、

    $ git clone https://github.com/ucb-bar/firrtl
    $ cd firrtl
    $ sbt compile   ( firrtl をコンパイル )

    $ sbt test      ( firrtl をテストする )  
    $ sbt assembly

　  (utils/bin/firrtl を PATH に設定しておくといいよ。)

　・テスト

    $ mkdir -p build  
    $ ./utils/bin/firrtl -i regress/rocket.fir -o build/rocket.v -X verilog

　　こちらは、成功しました。