Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

DACでVMM Users’ Group luncheon

Verification Engineerの戯言

DACでVMM Users’ Group luncheonが行われた模様。

http://www.verilab.com/blog/2007/06/vmm-users-group/

Janickによると新しい言語とメソドロジーを適応するときには、3つのステップがある。

1)、新しい言語の構文は学ぶが、やり方は慣れしたんだ従来通りに!
2)、より生産性を上げるために、言語の新しい機能を学ぶ
3)、言語の新しい機能を最大限に利用するためには、メソドロジーを学ぶ

確かに、その通りです。

1)だけでは、お勉強しましたで終わってしまいますね。
そこで目的(高い生産性を上げる)ために、手段として言語の新しい機能を学ぶのが、2)

この新しい機能を学ぶがなかなかうまくいかない。
新しい機能とはだいたい知らないことが多いので、
その機能の本質や目的を理解しないまま使うと、
一時的には生産性が上がるが、そこで大きな壁にぶち当たり、
やっぱりだめじゃん、と言うことになってしまう。

なので、きちんとその機能を理解しましょう!

3)のメソドロジーは作った人の思い入れがでてくる(VMMはJanickの思い入れ)ので、
すべての人(ケース)に対応できるとは限りません。
そのことを理解してメソドロジーを導入すべきだと思います。

それにしても、VMMは確実に広まっています。
SynopsysのVCSはVMMが使えますし、VIP(Designware Verification IP)はVMMに対応しています。
これらのツールユーザーはツールの導入コストはほとんどかかりません。
日本のVCSユーザーの皆さん、あなたにもVMMが使えるのです。。。

検証、Verification、SystemVerilog、VMM、Verification Methodology Manual