Verification Engineerの戯言 vmm_subenvクラスについては、vmm_subenvクラスで書きましたが、今回はvmm_subenvクラスの例題です。 sv/examples/subenv/oc_ethernet/eth_subenv.svのoc_eth_subenvクラスです。 oc_eth_subenvクラスは、次の関数およびタスク…

Verification Engineerの戯言 またまた、OVMでprogram blockを使わない理由について、フォーラムにアップされました。 OVMでは、'programを使わなくても使えます。ただ、それだけで、使ってもいいのです！ 検証、Verification、SystemVerilog、OVM、Open Ver…

Verification Engineerの戯言 OVMには、次のように3つのSeqeuceがあります。 1) ovm_simple_sequence 2) ovm_random_sequence 3) ovm_exhaustive_sequence この3つの違いについて、OVM ForumでケイデンスのPhuさんが解説してくれました。 use of built-in se…

Verification Engineerの戯言 Design Wave Magazineの6月号からSystemC TLM活用入門の連載が始まりました。 第1回目は、トランザクションの考え方とFIFOです。 P.S SystemC Japan 2008に450人もエントリーしたのですね！。すごい！ 3割以上(約200名)も実際に…

Verification Engineerの戯言 SequenceとScenarioの違いについて、OVM ForumでケイデンスのPhuさんが解説してくれました。 Scenarios vs. Sequences 検証、Verification、SystemVerilog、OVM、Open Verification Methodology

Verification Engineerの戯言 最近、Windowsで使って、かなりお気に入りになったエディタNotePad++。 EUC-JPに対応したバージョンも公開され、一気にお気に入り指数が上昇しました。 Verilogだけでなく、C/C++/Rubyなども使うので、結構重宝しています。 特…