Verification Engineerの戯言 : SystemVerilogの世界へようこそ CadenceがWhere OOP Falls Short of Hardware Verification Needsを公開しました。 SystemVerilogとeを使って解説しています。 検証、Verification、SystemVerilog、e、Cadence

Verification Engineerの戯言 Yahoo Blog(今は終了して、このHatenaに移行しました)とTwitterの画像を新しくしました。 デザインは、ヒューマンアカデミー那覇校に在学中のN.Yさんです。 先日、沖縄に行ったときに、沖縄県立博物館・美術館で行われていた「…