Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DeepChipに、University user dumps hand-coding VHDL for Catapult C synthesisがアップされています。 こちらも結構詳しく書いてあります。 検証、…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった EDAExpressのツイートによると SystemC Japan 2010 講演未定枠は富士通アドバンストテクノロジ様に決定 講演内容はASIC適用に向けた高位設計技術への…