Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2010-09-23から1日間の記事一覧

UVM 1.0 : Register PackageにRALに!

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった JL Grayさんのツイートによると、 UVM 1.0 の Register PackageにSynopsys/MentorのRALに決まりました。 私は、この決定は非常によかったと…