Verification Engineerの戯言 : Twitter、Twitter新聞：Daily Vengineer's SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CPUs in FPGAs: many faces to a trendは、Xilinx, Altera, Lattic, Actelで使えるCPUに関する情報満載の…

Verification Engineerの戯言 : Twitter、Twitter新聞：Daily Vengineer's SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DvConバブルが終わって、静かになるだろうに？ って、ツイートしたら、@dennisbrophy さんに、Reply され…