Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2012-04-24から1日間の記事一覧

UVMとVerilog-AMS

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Synopsysのブログ:UVM-based random verification using CustomSim-VCS for Analog Mixed Signal Designsでは、CustomSim-VCSによるAnalo…