Synopsysのブログ:UVM-based random verification using CustomSim-VCS for Analog Mixed Signal Designsでは、CustomSim-VCSによるAnalog/Mixed-Signal Design and Verficationです。
引用 入力 ・HSPICE/Spectre® /Eldo®ネットリスト・フォーマット ・共通HSPICE デバイスモデル ・Spectre/Eldo モデル ・Verilog-A アナログ・ビヘイビア・モデリング ・ポストレイアウト寄生データ:SPF/DPF/SPEF ・VCD/VEC スティミュラス・インプット・フォーマット ・Tcl スクリプト 出力 ・WDF/WDB/FSDB/ その他の波形データベース・フォーマット
詳しい方、コメントください。
検証、Verification、UVM、Synopsys