@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今から約二年半前(2011年2月)のブログ、 RTL設計者は、直ちに、ESLにシフトせよ、そして、S/Wを身につけよ！ が現実に。 DAC前夜恒例のGary Smithさんの…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今週は、DACです。場所は、AUSTIN。 シリコンバレーだけでなく、オースチンも半導体エンジニアが多いです。 IBM、AMD、Alteraなどなど。 @EDAExpressさ…