@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 「高位合成をディスカッションする会」週間、三日目。 今日は、Alteraの高位合成ツール関連です。 Alteraは、OpenCLコードをFPGA用にマッピングするツー…