高位合成をディスカッションする会：Alteraツール

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

「高位合成をディスカッションする会」週間、三日目。

今日は、Alteraの高位合成ツール関連です。

Alteraは、OpenCLコードをFPGA用にマッピングするツールを3年前にEAPとしてアナウンスしました。
初期のAltera OpenCLに関わってきて、多少の思い入れがあるツールです。

当初は、ハイエンドFPGA用のツールとして開発されました。
XilinxのSDAccelと同じようなGPUでOpenCLを使って実装しているアプリケーションを性能に対して消費電力が低いFPGAにマッピングできるためのツールです。

その後、SoC FPGAにも対応して、現在では、HPC、ネットワーク、SoC、カスタムなどのカテゴリ毎にパートナーとのソリューションを展開しています。それぞれのソリューションにあったボードを使うことができますが、自分のアプリケーションが提供されているソリューション用のボードでは実現できないときは、独自に作る(カスタム)必要があります。カスタムに関しては、Altera SDK for OpenCLというドキュメントが参考になります。

AlteraのOpenCLに関しては、QiitaのOpenCL meets FPGA #1 入門編とOpenCL meets FPGA #2 最適化編に非常に詳しく書いてありますので、是非、参考にしてください。

また、私のブログエントリーにも多くアップしていますので、こちらも是非、どうぞ。