Altera SDK for OpenCL勉強会&懇親会、盛り上がりました

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Altera SDK for OpenCL勉強会、開催決定から約1ヶ月。
6/10(金)に東工大でAltera SDK for OpenCL勉強会を開催し、
勉強会＆懇親会は非常に盛り上がったと思います。
ありがとうございました。

発表者(4名)+参加者(33人)+管理人でした。

いろいろな理由で参加できない方のために、USTREAMでも中継しました。

17:15-18:00 yukitaketakeさん、Altera OpenCL kernelの心得
18:00-18:30 oboe7manさん、電波望遠鏡用の分光器をサクッと作ってみた
休憩 18:30-18:40

18:40-19:10 miyoxさん、組み込み屋さんのOpenCL入門
19:10-19:30 h_suzukiさん、プロファイラーGUIを使用したコード分析

venginner、OpenCL SDK for Altera 解体新書、perlスクリプト編

の予定でしたが、最初の2つでmiyoxさんの発表終了時間になっていたので、
休憩なしでそのまま続け、8時15分頃終了しました。

発表していただいた方の資料は、どこかに公開され次第、conpassからもリンクを貼ります。

なお、あたしのLTの資料は、現時点では、公開する予定はありません。
その代わりに、勉強会でも質問に出てきた「ホストとデバイスの関係」について、
本日の午前中に気合を入れて作成して資料をSlideShareにアップしました。
Altera SDK for OpenCL解体新書：ホストとデバイスの関係
ご利用ください。

中原先生の発表で読んだほうがいいとありました資料は、これですね。
BittWare Developer's Bundleを使った Altera OpenCL SDKによる FPGA開発の紹介
非常に詳しく書いてあります。

参加された方のブログです。
FPGAの部屋、Altera SDK for OpenCL勉強会に行ってきた
ひでみのアイデア帳、昨日の勉強会

勉強会でもいろいろな質問が出たんですが、
Altera SDK for OpenCLはOpenCLを利用したAlteraのFPGAを使うためのツールです。
XilinxのVivado HLS、SDSoC、SDAccelなら、SDAccelに対応するものです。
発表の中でもありましたが、OpenCLという言語を使っていますが、
Altera FPGAで最大限の性能を上げるには、それなりにカスタマイズしなくてはいけないので、
汎用のOpenCLコードでは無くなります。
x86のコードも速くするには、SIMD(SSE4.2やAVXなど)を意識しないとダメなのと同じです。

あくまでもツールなので、やりたいアプリケーションに対して、
効率的な開発ができたり、効果がでるときに使えばいいのです。
ツールありきでは、手段が目的になります。

そこんところを間違えると、え、ちょっと違うじゃん、ということになります。

P.S
「Altera SDK for OpenCL」関連のブログも参考にしてください。
Mpression OpenCLラボ
Development OpenCL on Sodia Board
Altera SDK for OpenCLで実装できるボード