2016-11-14から1日間の記事一覧
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった RISC-V関連でGoogle君に色々聞いてみたら、 6.175: Constructive Computer Architecture (Fall 2016)を見つけました。 コンピュータ・アーキテクチャの…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日、11/14は埼玉県民の日なので、お休みしています。 2年前に、勤務先で、11/14は埼玉県民の日なので、有給休暇を取りますって、メールしたら、 えー…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinx Virtex UltraScale+ FPGAs incorporate 32 or 64Gbits of HBM, delivers 20x more memory bandwidth than DDR Twitterで流れてきましたが、スル…
