Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった PPoPP 2017での Ushering OpenMP* Parallelization and Vectorization Forward in LLVM Compilers, Intel, Tutorial LLVMでOpenMPで並列とSIMDをやると。…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ARM Compute Librarayはアナウンスされていましたが、 ソースコードがGithub上に公開されました。 ARM?? Compute Library for computer vision and machi…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel FPGA Driver Published For The Linux Kernel 実際のパッチは、こちらで、全部で17。。。 [PATCH 00/16 Intel FPGA Device Drivers] [PATCH 01/16 …

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった MYiR Tech MYC-JA5D2X System-on-Module is Powered by Microchip ATSAMA5D2 Cortex A5 Processor 引用 MYC-JA5D2X CPU module specifications: SoC – At…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は第2期 電王戦 THE LAST : 佐藤天彦 vs PONANZAですね。 (この写真の天彦、かなり太って見えるけど、太った？） 現役の名人とPonanzaが日光東照宮で…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ゆるふわコンピュータ (IPSJ-ONE2017) 研究会だと、こんな感じのスライドもOKなんですね。 PYNQでは、Pythonを使って、FPGAを制御していますが、 Python…