@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Cyclone Vで、OpenCL開発をの続編。 Sodia BoardでOpenCLを使うためのドキュメントが公開されました。 Development OpenCL on Sodia Board 引用 ・Sodia…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった マクニカ、高性能FPGA 向けOpenCL開発環境をネットワーク経由で利用可能「Mpression OpenCL ラボ」を無償提供開始 マクニカが「Mpression OpenCLラボ」…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録として、 さっき、とあるブログを書くために、いろいろと調べていたら、見つけました。 Welcome to the Quartus II software online extension Term…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterのこのツイートを拾った。 引用 Tensorflow used to have FPGA support, but Google snuck it out without commit msg comment! ここによると、G…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった OpenCL開発をバックアップ、「Cyclone V」搭載の開発ボードによると、 マクニカは「Cyclone V Soc」を搭載した「Mpression Sodia」を発売する。OpenCLに…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 3日間のAltera OpenCLシリーズの最後。今日は、8月26日にYoutubeにアップされたビデオ。 Getting Started with OpenCL Part 2 Part 3 Part 4 Part 5 何…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AlteraがOpenCLのEAP(Early Access Program)を発表してから3年が経ちました。 下の方に、コメント書いてありますが、懐かしいですね。 当時は、Windows …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった @marsee101 さんがXilinxのSDSoCのプラットフォーム構築方法を覚えないと、とツイートしていたので。 Aletra OpenCLでも同じようにユーザーがカスタムで…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Alteraが OpenCL on Altera SoC FPGA というビデオをYoutubeにアップしています。 全部で4本。それぞれ10分未満。でも、100 views以下です。 OpenCL on …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった とうとうAlteraがIntelに買収されちゃいました。 AlteraがOpenCLを初めて、FPGAのHPC領域への導入が加速され、Intelもヤバイと思ったのでしょうね。 た…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 忘れていたのですが、 LLVM Meeting 2014の時の資料です。 Custom Hardware State-Machines and Datapaths – Using LLVM to Generate FPGA Accelerators…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった アルテラのクラウドのようです。 有料のようですが、RegistrationのTerms and Conditionsには、お値段書いてありません。

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CUDA & OpenCL advent Calendar 2014の12日目に登場した iitaku氏のOpenCL meets FPGA #1 入門編 めちゃくちゃ、詳しく書いてあります。AlteraのOpenCL…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AlteraのOpenCLがPOWER8に対応しました。 アルテラと IBM、コヒーレント共有メモリFPGA アクセラレーション Power システムを発表 昨年の同じ時期にPOWE…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AlteraがCyclone V SoCでOpenCLを利用した事例を後悔しました。 FPGA Acceleration of Multifunction Printer Image Processing using OpenCL 複合機の…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Quartus IIのリリースは毎年5月と11月で、5月はvXX.0、11月はvXX.1になっていました。 今年はちょっと遅れて、6月30日に、v14.0がリリースされました。 …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このブログでもずーっと紹介してきたAlteraのOpenCL。 詳細については、ツールのドキュメントを読む必要があるので、ちょっと変わらない。 CQ出版のFPGA…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Oxfordのe-Research CenterにアップされたAlteraのOpenCLのプレゼン資料(2014.03.12)。 How OpenCL enables easy access to FPGA performance? by Suley…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった EE Journal のビデオに、 OpenCL on FPGAs Accelerating Performance and Design Productivity Accelerating Open Source Security Using OpenCL & Alte…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SC2013にて、XilinxがOpenCLをデモしたようなのですが、 OpenCLに対して先を行っているAlteraは、PowerPCでもOpenCLが利用可能に、 Altera Brings FPGA-…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった A Look at Altera's OpenCL SDK for FPGAsに載っているFPGAボード、Nalatechではなく、BittWareのS5-PCIe-HQです。 Nallatechのボードを見てみたら、見…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TwitterのTLで拾ったプレゼンテーション資料。 Moving computation to the data HFTに、Alteraのソリューションがどう利用できるかを紹介しています。 S…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった フィックスターズが7/11(木)にOpenCL for FPGAオープンセミナーを開催します。 水曜日(6/19)に申し込みを開始し、翌日の木曜日の夜には定員に達したので…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AlteraがQuartus II v.13.0をリリースしたことに伴い、OpenCLも正式版に。 Altera Opens the World of FPGAs to Software Programmers with Broad Avail…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Altera OpenCL Case Studiesというプレゼンテーション資料が公開されています(Alteraのサイトではありません)。 10頁以降が今までにない資料です。 特に…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 5月末までに入社すると100万円を支給してくれるフィックスターズのサイトに、 Altera Stratix V アクセラレータボードの情報がアップされました。 Nalla…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AlteraのOpenCLの新しい情報がFPGA2013 Pre-Conference Tutorialsにて、公開されました。 Harnessing the Power of FPGAs Using Altera's OpenCL Compil…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AlteraがOpenCLのエンジニアを募集しています。2人も。こことここ 求人ページはなくなってしまうと思うので、前半を引用します。 As an OpenCL Optimiza…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AlteraがOpenCLを使って、FPGAの実装ができるソリューションをEAPとして提供しています。 OpenCLはアクセラレータ(GPUやCPU)での並列処理を記述できるも…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AlteraがOpenCL最適化エンジニアを募集中。 OpenCL Optimization Specialist Applications Engineer Altera - San Francisco Bay Area (アメリカ合衆国 …