Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

VMM : Chapter 8、System-Level Verification

Verification Engineerの戯言

VMM(Verification Methodology Manual for SystemVerilog)の8章と9章は、7章までとちょっと違います。

8章:System-Level Verification
9章:Processor Integration Verification

8章では、XVC(eXtensible Verificaion Components)を使って、System-Level Verificationをする。
xvc_xactorクラスとxvc_managerクラスがXVCの構成要素で、xvc_xactorクラスを管理するのが
xvc_managerクラスになる。xvc_managerクラスのxvc_xactorクラスを登録し、xcv_xactorクラスへの
アクションは、xvc_managerクラスが読み込むシナリオファイル(テストファイル)に記述する。

つまり、昨日のブログ(http://blogs.yahoo.co.jp/verification_engineer/10950264.html)に書いたファイルからコマンドを読み込むBFMと基本的には同じ。
ただし、シナリオファイル内のコマンドの解釈はxvc_managerクラス自身が行うので、
シナリオファイルをROMイメージへの変換の必要はありません。

シナリオファイルで使えるコマンドは、APPENDIX Cに載っていますが、
所詮、コマンドファイルなので後で見ると、たぶん、わからないのでは?

どうせなら、DPI-Cを使って、C言語で書けるようにしてくれればいいのに!

9章については、次の機会に、、、

検証、Verification、SystemVerilog、VMM、Verification Methodology Manual