Verification Engineerの戯言
1990年前半、Verilog HDLとVHDLが普及し始め、回路図入力からHDLによる記述が一般的になりました。また、検証(シミュレーション)にもHDLを利用するようになりました。
この時代を「Verification 1.0」の時代と呼ぶことにします。
1990年後半、Vera/eというHVL(Hardware Verification Language:検証用言語)が検証に使われるようになりました。
この時代を「Verification 2.0」の時代と呼ぶことにします。
そして、2000年前半、SystemCとSystemVerilogが登場し、2005年にSystemVerilogが標準化(IEEE 1800)、
2006年にSystemCが標準化(IEEE 1666)されました。SystemCとSystemVerilogに対応するツールが一般的になり、検証にも使えるレベルになりました。
まさに、今、「Verification 3.0」の時代が到来したのです。
