@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DVConの基調講演の内容がSemiWikiに Wally Rhines: Name That Graph!というタイトルでアップされました。 この記事には、 ・検証に使っている言語 ・検…

Verification Engineerの戯言 : Twitter、Twitter新聞：Daily Vengineer's SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 再度、告知です。今回はやります。一人ではないので！ => どうやら、今回もダメになりそう。。。(2/27) 今…

Verification Engineerの戯言 : Twitter、Twitter新聞：Daily Vengineer's SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今回は、告知です。 イベント後の飲み会は、それはそれで非常にいいのですが、 酒が入ると、なかなかお勉…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ Verification 3.0についてこのブログに書いたのは、2007年7月11日。 この1年前(2006年6月)に某所にて講演したときに、 Verification 3.0という言葉は使っていないが同じことを説明した。 そし…

Verification Engineerの戯言 SynopsysのKarenさんのブログでは、Help me finish this post: EDA Standards History to Date、 harryさんのブログでは、Birth of an EDA Revolution Karenさんのは、かなり長編です。 EDIF : 使ってますか？、使ってないです…

Verification Engineerの戯言 検証環境の実装では、3つの要素(モデル、トップテストベンチ、テストプログラム)が必要なると思います。これは、SystemVerilogを使っても、SystemCを使っても同じです。 モデルは、独自のモデルの他にVIP(検証用IP)を使うことが…

Verification Engineerの戯言 1990年前半、Verilog HDLとVHDLが普及し始め、回路図入力からHDLによる記述が一般的になりました。また、検証(シミュレーション)にもHDLを利用するようになりました。 この時代を「Verification 1.0」の時代と呼ぶことにします…