Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

A SystemVerilog DPI Framework for Reusable Transaction Level Testing, Debug and Analysis of SoC Des

Verification Engineerの戯言

DESIGN & RESUEのサイトにメンターのエンジニアが寄稿したDPI-Cに関する記事があります。

A SystemVerilog DPI Framework for Reusable Transaction Level Testing, Debug and Analysis of SoC Designs

http://www.us.design-reuse.com/articles/article13403.html

私がこのBLOGに今まで書いたDPI-Cの利用例と基本的に同じです。
この記事の筆者によるMentorのSystemC/SystemVerilogセミナー資料はここ!

http://www-ti.informatik.uni-tuebingen.de/~systemc/Documents/Presentation-15-SF2_edelman.pdf