Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

OVM : Open Verification Methodology、その後

Verification Engineerの戯言

EETimesからOVMの続編として、

「Synopsys was not invited to join SystemVerilog OVM initiative」

http://www.eetimes.com/news/design/showArticle.jhtml;jsessionid=AGI2YYTDX2UUCQSNDLRCKHSCJUNN2JVN?articleID=201800736

という記事がアップされました。

VMMがある程度成功しているのに、これからリリースするOVMに参加することはないと思います。
でも、Synopsysですから、、、、将来のことはわかりません。

検証、Verification、SystemVerilog、OVM、Open Verification Methodology