Intel Sapphire Rapidsの 1 die 版

はじめに

twitter に Intel Sapphire Rapids の 1 die (MCC) のブロック図が流れてきたので、見てみました。

32 コア？

下記のtweet です。

Here is my pure speculation of the SPR MCC mesh layout.

Mesh: 8x6
Cores: 32
PCIe: 96L (80 PCIe + 8 DMI enabled)
UPI: 96L
DDR5: 512b+128b
GPIO: 4x(?)
Accelerators: 2 QAT + 2 DSA (Half of XCC) pic.twitter.com/HXHaGglIBM

— Redfire (@Redfire75369) 2022年8月27日

• Mesh: 8x6
• Cores: 32
• PCIe: 96L (80 PCIe + 8 DMI enabled)
• UPI: 96L
• DDR5: 512b+128b
• GPIO: 4x(?)
• Accelerators: 2 QAT + 2 DSA (Half of XCC)

4 die の Sapphire Rapids (XCC)は、

• Mesh: 4x4 x 4
• Core: 15 x 4 (実際は、14 x 4 = 56コア)
• PCIe: x16 が 2個 (32 lanes) x 4 = 128 lanes
• UPI: x24 x 4 = 96 lanes
• DDR5 : 128b x 4 = 512b
• Accelerator: DSA/QAT/DLB x 4

です。

コア数は、56コア => 32コア ですね。

Ice Lake の 40コア版では、

• Mesh: 8x7
• Core: 40
• UPI: 3 block
• PCIe: Gen4 x16 x 4

MCC (32コア) < Ice Lake (40コア) < XCC (64コア)

って、感じですね。UPIは、MCC と XCC で同じすね。DDR5 は、同じっぽい感じがしますね。そうなると、ピン互換になる可能性大ですね。

おわりに

Sapphire Rapds、遅れに遅れて、まだ正式リリースされていません。XCCではなく、MCCが先に出てきちゃうことになることはないでしょうかね。

Ice Lake -SP のBlock図もTweetしてくれました。

Small addition to the site, capability to display .drawio diagrams.

I've uploaded the diagrams for the meshes of ICX-SP and SPR-SP.

ICX-SP: https://t.co/nsuaTFfVbP
SPR-SP: https://t.co/nsuaTFfVbP pic.twitter.com/11YJtRvHv5

— Redfire (@Redfire75369) 2022年8月29日

関連ブログ

vengineer.hatenablog.com