inFact：SCDSourceの記事

Verification Engineerの戯言

MentorのMark OlenさんのinFactの記事「Intelligent testbench automation boosts verification productivity」がSCDSourceにアップされました。
inFactは、ルールを書いて、そのルールを使って、テストベンチを自動生成するという。
Figure 4.にAMBA AHBルールセットがあります。このルールですべてのAMBA AHBを定義できているかどうかがわかりませんが、
この程度の記述量であれば、かなり効率が上がると思います。
生成されたテストベンチもカバレッジを考慮されているので、無駄なコードも極力するなくできるのでしょう！
あとは、定義するルールが正しいかどうかがポイント。ここは、まだ人が関与しなければいけないところですね！よかった。
生成されるテストベンチは、たぶん、VHDL/Verilog HDL/SystemVerilogなどが可能だと思うが、可読性はどうなのだろうか？
また、どのルールの対応するのだろうか？

メンターさん、教えてください。

P.S
本日、やっと、10,000訪問者を達成しました。5桁を達成です。ありがとうございました。