VERIFICATION 0.0/1.0/2.0/3.0 そして

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

今年のDVConの基調講演の資料
Design Verification Challenges : Past, Present, and Future by Wally Rhienes

　・VERIFICATION 0.0 : Large Scale Integration (LSI) Evolves to VLSI (Page.11)
　・VERIFICATION 1.0 : RTL ERA (Page.14)
                       VHDL(1983)、Verilog HDL(1984)
　・VERIDICATION 2.0 : TESTBENCH AUTOMATION (Page.19)
　・VERIFICATION 3.0 : SYSTEM ERA (Page.25)

あたしの考えは、Verification 3.0
それと、Verification 4.0

メンターのVERIFICATION 1.0/2.0を細かくしたのが、
あたしのVerification 3.0/4.0なんですかね。

VERIFICATION 3.0の

　・Virtual Prototype
　・Formal
　・Simulation
　・Emulation
　・FPGA Prototype

は、かなり前から使われているので、特に目新しいことはないな。

そして、次に来るのが。(Page.59)

Portable Stimulus

だって、
確かにVERIFICATION 3.0の5つバラバラにテストベンチ作ってテストしちゃ大変。

ということで、

Portable Stimulus WOrking Group

で標準化していると。

たぶん、いや、絶対に日本では流行りません。

何故なら、そんだけ、半導体開発をやっている人が居なくなったので。。。

あー、残念ですが。。。。