Terk

Verification Engineerの戯言

Mentor社のinFactと同様なツールとして、Breker Verification Systems社のTerkがあります。
inFactは、ルールをテキストで作成し、そのルールからテストベンチを生成するというものです。
一方、Terkは、シーケンス図をグラフィカルに入力し、そのシーケンス図から検証プランを生成します。
生成した検証プランからテストケース(Verilog HDL/SystemVerilog/Vera/e/SystemCのコード)にも変換できます。
生成されたテストケースは、検証プランに対して100％のカバレッジを保証するのは、inFactと同じ。
生成されるテストケースも人でによるものに対して、1/10以下という。

TerkもinFactとどうように最初に入力するシーケンス図が正しいかどうかはどうするのだろうか？