C-to-Silicon Compiler

Verification Engineerの戯言

2008年7月14日に発表されたケイデンスのC-to-Silicon Compiler。
先週のDA SHOW/CDNLive! Japan 2008でも説明がありました.

私は18日に行ったので詳細は知りません。

でも、18日に行ったときにトイレでFisterさん(Cadence社長)と遭遇したので、
今回の発表はケイデンスにとってはか、な、り重要のようですね。。。

このC-to-Silicon Compilerで気になったのは、Fast Hardware Model(FHM)です。
他社のツールでも同じようにRTLだけでなく、動作モデルを出力しますので同じようなものだろう？
PV(Programmer's View）モデルの80～90％の速度になるというのは、かなりいいいのでは?

関連記事

ケイデンスのプレス
日経EDAOnline
SCDSource
EDA Express
EEDesign

検証、Verification、SystemC、C/C++