Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

“The e Hardware Verification Language”の日本語訳ブック

Verification Engineerの戯言

日本ケイデンスDA SHOW/CDNLive! Japan 2008のFunctional Verification トラックで
The e Hardware Verification Languageの日本語訳ブックをいただきました。NOT FOR SALEです。

OVMのシーケンスは、実はeからの機能です。
OVMのドキュメントがStep-by-step Functional Verification with SystemVerilog and OVMのみの現状では、この日本語訳ブックのシーケンスの説明はそれなりに役に立つと思います。
とはいっても、eSystemVerilogでは全く違う言語なので対応付けが結構たいへんかもしれません。

書籍として出版しても部数があわないので、
日本語版ブックとして販売促進品として配った方がいいのかもしれませんね!

検証、Verification、e、SystemVerilog、OVM、Open Verification Methodology