Verification Engineerの戯言
Verification Methodology in System-to-Silicon Processでは、JanickさんがVMMを熱く語ってくれます。
1時間17分ものです。
VMM Applicationについても簡単ではありますが、説明してくれます。
VMM Applicationについても簡単ではありますが、説明してくれます。
検証、Verification、e、SystemVerilog、VMM、Verification Methodology Manual
