SystemVerilog Simulation Timers 1.2.0 Released (with OVM support)

Verification Engineerの戯言

SystemVerilog Simulation Timers 1.2.0 Released (with OVM support)がIntelligent DVからリリースされました。
今回のリリースでOVM対応が済み、これにてVMMとOVMのロギング機能に対応したことになります。

ドキュメントは、Timers Documentation 1.2.0
ソースコードは、SystemVerilog Timers Library

検証、Verification、SystemVerilog、OVM、Open Verification Methodology