Verification Engineerの戯言 : SystemVerilogの世界へようこそ
MentorがUVM Early Adopter Kitを公開しました。
DVConが終わった頃から、本格的な活動が始まったようですが、
約1ヶ月でここまでやるとはかなり本気のようですね!
約1ヶ月でここまでやるとはかなり本気のようですね!
uvm_のサフィックスが付くようです。でも、ovm_をuvm_に変えただけのような気がしますが、
検証、Verification、SystemVerilog、UVM、Universal Verification Methodology