HAPSの「自動HHSTDM（High Speed Time Division Multiplexing）機能」は、非常に魅力的！

Verification Engineerの戯言 : SystemVerilogの世界へようこそ

シノプシス、大幅に機能強化したプロトタイピング・システム「HAPS」の新製品を発表を読んで、
このHAPS、Virtual Prototypingだけでなく、H/W Acceleratorにもなるのね！

SCE-MI 2.0をサポートしているのなら、結構何でも出来そう！

また、新技術「自動HSTDM（High Speed Time Division Multiplexing）機能」は、とっても気になる！

FPGA間を高速シリアルで結べば、この部分の動作周波数ネックは無くなる。
そうすれば、FPGA内の合成で性能が上がった分、全体の動作周波数が上がる！

SynopsysとSynplicityの合成技術が生きるってこと！

最近の大容量FPGAの多くは、高速シリアルI/Fがあるので、追加コスト無しで導入できるのでしょう！

　　　　ちょっと、使ってみたいです。Synopsysさん！

検証、Verification、Synopsys